Xilinx FPGA原理及应用实例——基于Zynq SoC和Vitis HLS

作者：冯志宇, 管春, 胡蓉 主编

书号：978-7-5689-4307-9

本书以Xilinx Zynq-7000 系列FPGA 为平台,以Verilog HDL 和C/ C++语言为基础,结合作者多年的教学经验,系统介绍了FPGA 基础知识及Zynq 架构、Verilog HDL 语法规则、组合/ 时序逻辑电路一般设计方法、数字逻辑电路HDL 设计、Zynq SoC 嵌入式开发及Vitis HLS 使用方法等内容。全书以PYNQZ2开发板为硬件平台,以Vivado、Vitis 和Vitis HLS 为开发工具,由浅入深、循序渐进,通过多个精心设计的实际案例讲解,让读者逐步掌握基于HDL 的FPGA 设计、Zynq SoC 嵌入式开发以及Vitis HLS IP 生成与优化等FPGA 设计与开发主流方法。

本书以实例为主线,注重理论与实践相结合,可以作为高等院校通信工程、自动化控制工程、电子工程及其他相近专业的教材,也可作为FPGA 爱好者的参考用书。

目录

1　 FPGA 硬件平台概述

1. 1　 FPGA 介绍  

1. 1. 1　 FPGA 基本结构  

1. 1. 2　 现代 FPGA 基本逻辑单元

1. 2　 Zynq 介绍  

1. 2. 1　 Zynq 架构简介  

1. 2. 2　 Zynq PS 简介  

1. 3　 PYNQ-Z2 简介  

2　 Verilog HDL 语法基础  

2. 1　 Verilog HDL 概述

2. 1. 1　 Verilog HDL 与 C 语言的区别

2. 1. 2　 Verilog HDL 与 VHDL 的区别

2. 1. 3　 Verilog HDL 与 VHDL 的共同特点

2. 2　 Verilog HDL 的关键字和标识符

2. 2. 1　 关键字

2. 2. 2　 标识符

2. 3　 Verilog HDL 基本结构

2. 3. 1　 Verilog HDL 模块结构示例

2. 3. 2　 Verilog HDL 的基本结构

2. 4　 Verilog HDL 的数据类型和常量

2. 4. 1　 逻辑值和常量

2. 4. 2　 Verilog HDL 的数据类型

2. 5　 Verilog HDL 的运算符

2. 5. 1　 算术运算符和逻辑运算符

2. 5. 2　 关系运算符和等式运算符

2. 5. 3　 位运算符和缩减运算符

2. 5. 4　 移位运算符和拼接运算符

2. 5. 5　 条件运算符

2. 5. 6　 运算符的优先级

2. 6　 Verilog HDL 的基本语句  

2. 6. 1　 赋值语句

2. 6. 2　 always 和 initial  

2. 6. 3　 块语句  

2. 6. 4　 条件语句  

2. 6. 5　 循环语句  

2. 6. 6　 task 和 function  

2. 6. 7　 预编译指令  

2. 7　 Verilog HDL 的抽象级别  

2. 7. 1　 结构化描述方式  

2. 7. 2　 数据流描述方式

2. 7. 3　 行为级描述方式  

2. 7. 4　 混合描述方式  

3　 数字逻辑电路 HDL 描述方法  

3. 1　 组合逻辑电路 HDL 描述方法  

3. 1. 1　 采用 assign 描述组合逻辑电路  

3. 1. 2　 采用 always 块描述组合逻辑电路  

3. 1. 3　 FPGA 模块化设计  

3. 2　 时序逻辑电路 HDL 描述方法  

3. 2. 1　 时序逻辑电路基础  

3. 2. 2　 时序逻辑电路的一般描述方法  

3. 2. 3　 时序逻辑电路的状态机描述方法  

3. 3　 IP 核的生成与使用  

3. 3. 1　 IP 核简介  

3. 3. 2　 自定义 IP 核的使用

4　 数字电路 HDL 设计实例  

4. 1　 按键消抖方法

4. 1. 1　 按键消抖原理  

4. 1. 2　 按键消抖方案  

4. 1. 3　 上板测试  

4. 2　 数字钟设计

4. 2. 1　 数字钟程序设计  

4. 2. 2　 Vivado 创建工程

4. 2. 3　 上板测试

4. 3　 PWM 呼吸灯设计

4. 3. 1　 PWM 原理及实现  

4. 3. 2　 PWM 呼吸灯设计  

4. 3. 3　 上板测试

4. 4　 UART 接口设计  

4. 4. 1　 UART 串口通信原理  

4. 4. 2　 UART 接口设计与仿真  

4. 4. 3　 UART 回环测试程序设计  

4. 4. 4　 回环测试上板验证

5　 Zynq SoC 设计实例  

5. 1　 Zynq GPIO 介绍  

5. 1. 1　 MIO 和 EMIO  

5. 1. 2　 AXI GPIO  

5. 1. 3　 常用 API 函数

5. 1. 4　 Zyng SoC 开发流程

5. 2　 Zynq UART 串口通信  

5. 2. 1　 Vivado 硬件平台

5. 2. 2　 Vitis 软件设计及测试

5. 3　 EMIO 花样 LED 灯设计  

5. 3. 1　 硬件平台设计

5. 3. 2　 Vitis 程序设计及测试  

5. 4　 Zynq GPIO 中断实例  

5. 4. 1　 Zyng 中断机制  

5. 4. 2　 中断分类及优先级

5. 4. 3　 中断处理流程

5. 4. 4　 AXI GPIO 中断设计实例  

6　 Vitis HLS 设计初步  

6. 1　 Vitis HLS 介绍  

6. 1. 1　 Vitis HLS 简介  

6. 1. 2　 Vitis HLS 设计流程  

6. 2　 基于 HLS 的4 位 LED 流水灯设计

6. 2. 1　 Vitis HLS 生成 IP  

6. 2. 2　 Vivado 搭建硬件平台

6. 2. 3　 创建 Vitis 工程及测试  

6. 3　 基于 Vitis HLS 的矩阵乘法加速

6. 3. 1　 矩阵乘法加速算法

6. 3. 2　 创建 HLS 工程  

6. 3. 3　 C 仿真  

6. 3. 4　 C 综合  

6. 4　 基于 Vitis HLS 的 FIR 滤波器设计

6. 4. 1　 FIR 滤波器设计基础  

6. 4. 2　 FIR 滤波器的 HLS 设计

6. 4. 3　 Vivado 创建工程

6. 4. 4　 Vitis 软件设计与测试

附　 录  

参考文献