SoC设计方法与实现(第4版)

￥67.92

运费：	¥ 5.00-20.00
库存：	28 件

立即购买

支付：: 微信支付银行卡支付宝

商品详情

本书是普通高等教育"十一五”国家级规划教材、普通高等教育精品教材。本书结合SoC设计的整体流程，对SoC设计方法学及如何实现进行了全面介绍。全书共15章，主要内容包括：SoC设计绪论、SoC设计流程、SoC设计与EDA工具、SoC系统架构设计、IP复用的设计方法、RTL代码编写指南、同步电路设计及其与异步信号交互的问题、综合策略与静态时序分析方法、SoC功能验证、可测性设计、低功耗设计、后端设计、SoC中数模混合信号IP的设计与集成、I/O环的设计和芯片封装、课程设计与实验。书中不仅融入了很多来自工业界的实践经验，还介绍了SoC设计领域的**成果，可以帮助读者掌握工业化的解决方案，使读者能够及时了解SoC设计方法的**进展。本书提供中英文电子课件、微课视频、教学日历、课程大纲、教学设计等资料。作者简介.png

魏继增，天津大学智能与计算学部副教授。多年来以微处理器设计这一“卡脖子”问题为抓手，围绕系统能力培养，改革教学内容。已出版教材3部，主持多项产学研合作项目和教改项目。多次率队参加全国系统能力培养大赛并获奖。曾获第四届中国开源软件大赛实践教学一等奖、天津大学项目制课程一等奖、天津大学优秀教材一等奖和二等奖、天津大学“教书育人”先进工作者和优秀青年教师等荣誉称号。目录简介.png

目录

第1章SoC设计绪论t1
1．1微电子技术概述t1
1．1．1集成电路的发展t1
1．1．2集成电路产业分工t2
1．2SoC概述t3
1．2．1什么是SoCt3
1．2．2SoC的优势t4
1．3SoC设计的发展趋势及
面临的挑战t5
1．3．1SoC设计技术的
发展与挑战t5
1．3．2SoC设计方法的
发展与挑战t9
1．3．3未来的SoCt10
本章参考文献t10
第2章SoC设计流程t11
2．1软硬件协同设计t11
2．2基于标准单元的SoC
芯片设计流程t13
2．3基于FPGA的SoC设计流程t17
2．3．1FPGA的结构t17
2．3．2基于FPGA的设计流程t21
本章参考文献t24
第3章SoC设计与EDA工具t25
3．1电子系统级设计与工具t25
3．2验证的分类及相关工具t25
3．2．1验证方法的分类t25
3．2．2动态验证及相关工具t26
3．2．3静态验证及相关工具t27
3．3逻辑综合及综合工具t28
3．3．1EDA工具的综合流程t28
3．3．2EDA工具的综合策略t29
3．3．3优化策略t29
3．3．4常用的逻辑综合工具t30
3．4可测性设计与工具t30
3．4．1测试和验证的区别t30
3．4．2常用的可测性设计t30
3．5布局布线与工具t33
3．5．1EDA工具的布局
布线流程t33
3．5．2布局布线工具的
发展趋势t33
3．6物理验证及参数提取与
相关的工具t33
3．6．1物理验证的分类t33
3．6．2参数提取t34
3．7著名EDA公司与工具介绍t35
3．8EDA工具的发展趋势t37
本章参考文献t38
第4章SoC系统架构设计t39
4．1SoC系统架构设计的
总体目标与阶段t39
4．1．1功能设计阶段t40
4．1．2应用驱动的系统架构
设计阶段t40
4．1．3基于平台的系统架构
设计阶段t40
4．2SoC中常用的处理器t40
4．2．1通用处理器t41
4．2．2处理器的选择t43
4．3SoC中常用的总线t45
4．3．1AMBA总线t46
4．3．2CoreConnect总线t47
4．3．3Wishbone总线t47
4．3．4开放核协议（OCP）t48
4．3．5复杂的片上总线架构t49
4．4SoC中典型的存储器t49
4．4．1存储器分类t50
4．4．2常用的存储器t51
4．4．3新型存储器t52
4．5多核SoC的系统架构设计t53
4．5．1可用的并发性t53
4．5．2多核SoC设计中的
系统架构选择t54
4．5．3多核SoC的性能评价t55

4．5．4几种典型的多核SoC
系统架构t56
4．6SoC中的软件架构t59
4．7电子系统级（ESL）设计t62
4．7．1ESL发展的背景t62
4．7．2ESL设计基本概念t63
4．7．3ESL协同设计的流程t63
4．7．4ESL设计的特点t64
4．7．5ESL设计的核心
―事务级建模t66
4．7．6事务级建模语言简介
及设计实例t71
4．7．7ESL设计的挑战t78
本章参考文献t79
第5章IP复用的设计方法t80
5．1IP的基本概念和IP分类t81
5．2IP设计流程t82
5．2．1设计目标t82
5．2．2设计流程t83
5．3IP的验证t87
5．4IP的选择t89
5．5IP交易模式t89
5．6IP复用技术面临的挑战t90
5．7IP标准组织t91
5．8基于平台的SoC设计方法t92
5．8．1平台的组成与分类t92
5．8．2基于平台的SoC
设计流程与特点t93
5．8．3基于平台的设计实例t94
本章参考文献t95
第6章RTL代码编写指南t96
6．1编写RTL代码之前的准备t96
6．1．1与团队共同讨论
设计中的问题t96
6．1．2根据芯片架构准备
设计说明书t96
6．1．3总线设计的考虑t97
6．1．4模块的划分t97
6．1．5对时钟的处理t100
6．1．6IP的选择及设计
复用的考虑t100
6．1．7对可测性的考虑t101
6．1．8对芯片速度的考虑t101
6．1．9对布线的考虑t101
6．2可综合RTL代码编写指南t102
6．2．1可综合RTL代码的
编写准则t102
6．2．2利用综合进行代码
质量检查t105
6．3调用Synopsys DesignWare
来优化设计t105
本章参考文献t106
第7章同步电路设计及其与
异步信号交互的问题t107
7．1同步电路设计t107
7．1．1同步电路的定义t107
7．1．2同步电路的时序
收敛问题t107
7．1．3同步电路设计的
优点与缺陷t108
7．2全异步电路设计t109
7．2．1异步电路设计的
基本原理t109
7．2．2异步电路设计的
优点与缺点t110
7．3异步信号与同步电路交互的
问题及其解决方法t111
7．3．1亚稳态t112
7．3．2异步控制信号的同步
及其RTL实现t114
7．3．3异步时钟域的数据同步
及其RTL实现t119
7．4SoC设计中的时钟规划策略t123
本章参考文献t123
第8章综合策略与静态时序分析方法t124
8．1逻辑综合t124
8．1．1流程介绍t124
8．1．2SoC设计中常用的
综合策略t126
8．2物理综合的概念t127
8．2．1物理综合的产生背景t127
8．2．2操作模式t128
8．3实例―用Synopsys的工具
Design Compiler
进行逻辑综合t128
8．3．1指定库文件t129
8．3．2读入设计t130
8．3．3定义工作环境t130
8．3．4设置约束条件t131
8．3．5设定综合优化策略t133
8．3．6设计脚本举例t133
8．4静态时序分析t135
8．4．1基本概念t135
8．4．2实例―用Synopsys的
工具PrimeTime
进行时序分析t138
8．5统计静态时序分析t144
8．5．1传统时序分析的局限t145
8．5．2统计静态时序
分析的概念t145
8．5．3统计静态时序
分析的步骤t146
本章参考文献t146
第9章SoC功能验证t147
9．1功能验证概述t147
9．1．1功能验证的概念t147
9．1．2SoC功能验证的挑战t148
9．1．3SoC功能验证的
发展趋势t148
9．2功能验证方法与验证规划t148
9．3系统级功能验证t150
9．3．1系统级的功能验证t150
9．3．2软硬件协同验证t152
9．4仿真验证自动化t153
9．4．1激励的生成t154
9．4．2响应的检查t155
9．4．3覆盖率的检测t155
9．5基于断言的验证t156
9．5．1断言语言t157
9．5．2基于断言的验证t159
9．5．3断言的其他用途t160
9．6通用验证方法学t161
本章参考文献t165
第10章可测性设计t166
10．1集成电路测试概述t166
10．1．1测试的概念和原理t166
10．1．2测试及测试向量
的分类t166
10．1．3自动测试设备t167
10．2故障建模及ATPG原理t167
10．2．1故障建模的基本概念t167
10．2．2常见故障模型t168
10．2．3ATPG基本原理t170
10．2．4ATPG的工作原理t171
10．2．5ATPG工具的使用步骤t171
10．3可测性设计基础t172
10．3．1可测性的概念t172
10．3．2可测性设计的
优势和不足t173
10．4扫描测试（SCAN）t174
10．4．1基于故障模型的可测性t174
10．4．2扫描测试的基本概念t174
10．4．3扫描测试原理t176
10．4．4扫描设计规则t177
10．4．5扫描测试的可测性
设计流程及相关
EDA工具t179
10．5存储器的内建自测t180
10．5．1存储器测试的必要性t180
10．5．2存储器测试方法t180
10．5．3BIST的基本概念t182
10．5．4存储器的测试算法t182
10．5．5BIST模块
在设计中的集成t185
10．6边界扫描测试t186
10．6．1边界扫描测试原理t187
10．6．2IEEE 1149．1标准t187
10．6．3边界扫描测试策略和
相关工具t191
10．7其他DFT技术t191
10．7．1微处理器核的
可测性设计t191
10．7．2Logic BISTt193
10．8DFT技术在SoC中的应用t194
10．8．1模块级的DFT技术t194
10．8．2SoC中的DFT应用t195
本章参考文献t196
第11章低功耗设计t197
11．1为什么需要低功耗设计t197
11．2功耗的类型t198
11．3低功耗设计方法t202
11．4低功耗技术t203
11．4．1静态低功耗技术t203
11．4．2动态低功耗技术t204
11．4．3采用低功耗技术的
设计流程t208
11．4．4低功耗SoC系统的
动态管理t209
11．4．5低功耗SoC设计技术的
综合考虑t210
11．5低功耗分析和工具t211
11．6UPF及低功耗设计实现t212
11．6．1基于UPF的
低功耗电路综合t212
11．6．2UPF功耗描述
文件举例t213
11．7低功耗设计趋势t213
本章参考文献t214
第12章后端设计t215
12．1时钟树综合t215
12．2布局规划t219
12．3ECO技术t221
12．4功耗分析t222
12．5信号完整性的考虑t224
12．5．1信号完整性的挑战t224
12．5．2压降和电迁移t225
12．5．3信号完整性问题的
预防、分析和修正t226
12．6物理验证t227
12．7可制造性设计/面向良率
的设计t228
12．7．1DFM/DFY的
基本概念t228
12．7．2可制造性设计
驱动的方法t229
12．7．3分辨率增强技术提高
DFM/DFY的方法t230
12．7．4其他DFM/DFY问题
及解决方法t231
12．7．5EDA工具对于DFM/DFY
技术的支持t233
本章参考文献t234
第13章SoC中数模混合信号IP的
设计与集成t235
13．1SoC中的数模混合信号IPt235
13．2数模混合信号IP的设计流程t235
13．3基于SoC复用的数模
混合信号（AMS）IP包t236
13．4数模混合信号（AMS）IP的
设计及集成要点t237
13．4．1接口信号t237
13．4．2模拟与数字部分的
整体布局t237
13．4．3电平转换器的设计t238
13．4．4电源的布局与规划t239
13．4．5电源/地线上跳动
噪声的消除t240
本章参考文献t241
第14章I/O环的设计和芯片封装t242
14．1I/O单元介绍t242
14．2高速I/O的噪声影响t242
14．3静电保护t243
14．3．1ESD的模型及相应的
测试方法t244
14．3．2ESD保护电路的设计t246
14．4I/O环的设计t249
14．4．1考虑对芯片的尺寸的
影响t249
14．4．2考虑对芯片封装的
影响t250
14．4．3考虑对噪声的影响t251
14．4．4考虑对芯片ESD的
影响t252
14．5SoC芯片封装t252
14．5．1芯片封装的功能t252
14．5．2芯片封装的发展趋势t252
14．5．3常见的封装技术t253
14．5．43D IC技术t255
14．5．5芯片封装的选择t256
本章参考文献t257
第15章课程设计与实验t258
15．1基于ESL设计方法的
Motion_JPEG视频
解码器设计t258
15．1．1实验内容t258
15．1．2实验准备工作t259
15．1．3SoCLib ESL仿真平台
及MJPEG解码
流程的介绍t261
15．1．4实验1 构建基于
SoCLib的单核SoCt262
15．1．5实验2 构建基于
SoCLib的MPSoCt269
15．1．6实验3 系统软件开发
―嵌入式操作系统及
设备驱动设计t275
15．1．7实验4 面向MJPEG
解码的MPSoC
系统优化t276
15．2基于RISC_V的SoC设计与验证t277
15．2．1实验内容t278
15．2．2实验准备工作t278
15．2．3Ariane SoC架构简介t281
15．2．4实验1 Ariane SoC的
集成t284
15．2．5实验2 Ariane SoC
软硬件调试t289
15．2．6实验3 面向特定应用的
SoC设计和实现t291
15．3项目进度管理t301
15．3．1项目任务与进度阶段t301
15．3．2进度的管理t302
本章参考文献t307……