书名：异构集成技术  
定价：168.0  
ISBN：9787111732730  
作者：[美]刘汉诚（John H.Lau）  

内容提要：  

《异构集成技术》一书主要内容涉及异构集成技术的基本构成、技术体系、工艺细节及其应用，涵盖有机基板上的异构集成、硅基板（TSV转接板、桥）上的异构集成、扇出型晶圆级/板级封装、扇出型RDL基板的异构集成、PoP异构集成、内存堆叠的异构集成、芯片到芯片堆叠的异构集成、CIS、LED、MEMS和VCSEL异构集成等方面的基础知识，随后介绍了异构集成的发展趋势。本书图文并茂，既有工艺流程详解，又有电子信息行业和头部公司介绍，插图均为彩色图片，一目了然，便于阅读、理解。

《异构集成技术》一书内容对于异构集成的成功至关重要，将为我国电子信息的教学研究和产业界的研发制造提供参考，具有较强的指导价值，并将进一步推动我国高级封装技术的不断进步。

作者简介：  

刘汉诚（John H. Lau）博士、ASME Fellow、IEEE life Fellow、IMAPS Fellow。

刘汉诚博士是电子、光电、LED、CIS和MEMS元件和系统方面设计、分析、材料、工艺、制造、鉴定、可靠性、测试和热管理等领域的专家，拥有40多年的集成电路研发和制造经验，撰写或合作撰写了超过480 篇技术论文，发布或正在申请的专利多达30余项，并在全球范围内进行了290多次讲座/研讨会/主题演讲。他撰写或合著了超过20部关于IC的3D 集成、TSV的3D 集成、MEMS 封装、IC的2D和3D互连可靠性、倒装芯片 WLP、面阵列封装、高密度 PCB、SMT、DCA、无铅材料、焊接、制造和焊点可靠性等方面的教材。

目录：  

序

译者序

原书前言

原书致谢

第1章　异构集成综述1

1.1　引言1

1.2　多芯片组件（MCM）1

1.2.1　共烧陶瓷型多芯片组件（MCM-C）1

1.2.2　沉积型多芯片组件（MCM-D）2

1.2.3　叠层型多芯片组件（MCM-L）2

1.3　系统级封装（SiP）2

1.3.1　SiP的目的2

1.3.2　SiP的实际应用2

1.3.3　SiP的潜在应用2

1.4　系统级芯片（SoC）3

1.4.1　苹果应用处理器（A10）3

1.4.2　苹果应用处理器（A11）3

1.4.3　苹果应用处理器（A12）4

1.5　异构集成4

1.5.1　异构集成与SoC4

1.5.2　异构集成的优势5

1.6　有机基板上的异构集成5

1.6.1　安靠科技公司的车用SiP5

1.6.2　日月光半导体公司在第三代苹果手表中使用的SiP封装技术6

1.6.3　思科公司基于有机基板的专用集成电路（ASIC）与

高带宽内存（HBM）7

1.6.4　基于有机基板的英特尔CPU和美光科技混合立体内存7

1.7　基于硅基板的异构集成（TSV转接板）8

1.7.1　莱蒂公司的SoW8

1.7.2　IME公司的SoW9

1.7.3　ITRI的异构集成10

1.7.4　赛灵思/台积电公司的CoWoS11

1.7.5　双面带有芯片的TSV/RDL转接板11

1.7.6　双面芯片贴装的转接板12

1.7.7　TSV转接板上的AMD公司GPU和海力士HBM13

1.7.8　TSV转接板上的英伟达GPU和三星HBM213

1.7.9　IME基于可调谐并有硅调幅器的激光源MEMS15

1.7.10　美国加利福尼亚大学圣芭芭拉分校和AMD公司的TSV转接板上芯片组15

1.8　基于硅基板（桥）的异构集成16

1.8.1　英特尔公司用于异构集成的EMIB16

1.8.2　IMEC用于异构集成的桥18

1.8.3　ITRI用于异构集成的桥18

1.9　用于异构集成的FOW/PLP19

1.9.1　用于异构集成的FOWLP19

1.9.2　用于异构集成的FOPLP 20

1.10　扇出型RDL基板上的异构集成 22

1.10.1　星科金朋公司的扇出型晶圆级封装22

1.10.2　日月光半导体公司的扇出型封装（FOCoS）22

1.10.3　联发科公司利用扇出型晶圆级封装的RDL技术23

1.10.4　三星公司的无硅RDL转接板24

1.10.5　台积电公司的InFO_oS技术24

1.11　封装天线（AiP）和基带芯片组的异构集成25

1.11.1　台积电公司利用FOWLP的AiP技术25

1.11.2　AiP和基带芯片组的异构集成25

1.12　PoP的异构集成26

1.12.1　安靠科技/高通/新光公司的PoP26

1.12.2　苹果/台积电公司的PoP26

1.12.3　三星公司用于智能手表的PoP28

1.13　内存堆栈的异构集成29

1.13.1　利用引线键合的内存芯片异构集成29

1.13.2　利用低温键合的内存芯片异构集成29

1.14　芯片堆叠的异构集成30

1.14.1　英特尔公司用于iPhone XR的调制解调器芯片组30

1.14.2　IME基于TSV的芯片堆叠30

1.14.3　IME无TSV的芯片堆叠31

1.15　CMOS图像传感器（CIS）的异构集成32

1.15.1　索尼公司CIS的异构集成32

1.15.2　意法半导体公司CIS的异构集成32

1.16　LED的异构集成33

1.16.1　中国香港科技大学的LED异构集成33

1.16.2　江阴长电先进封装有限公司的LED异构封装34

1.17　MEMS的异构集成35

1.17.1　IME的MEMS异构集成35

1.17.2　IMEC的MEMS异构集成35

1.17.3　德国弗劳恩霍夫IZM研究所的MEMS异构集成37

1.17.4　美国帝时华公司的MEMS异构集成37

1.17.5　亚德诺半导体技术有限公司的MEMS异构集成37

1.17.6　IME在ASIC上的MEMS异构集成38

1.17.7　安华高科技公司的MEMS异构集成39

1.18　VCSEL的异构集成40

1.18.1　IME的VCSEL异构集成40

1.18.2　中国香港科技大学的VCSEL异构集成41

1.19　总结和建议42

参考文献42

第2章　有机基板上的异构集成52

2.1　引言52

2.2　安靠科技公司的汽车SiP52

2.3　日月光半导体公司组装的Apple Watch Ⅲ（SiP）53

2.4　IBM公司的SLC技术54

2.5　无芯基板54

2.6　布线上凸点（BOL）56

2.7　嵌入式线路基板（ETS）57

2.8　新光公司的具有薄膜层的积层基板59

2.8.1　基板结构59

2.8.2　制作工艺59

2.8.3　质量评价测试62

2.8.4　i-THOP应用示例62

2.9　思科公司的有机转接板63

2.9.1　转接板层结构63

2.9.2　制作工艺63

2.10　总结和建议66

参考文献66

第3章　硅基板上的异构集成（TSV转接板）70

3.1　引言70

3.2　莱蒂公司的SoW70

3.3　台积电公司的CoWoS和CoWoS-271

3.4　TSV的制备72

3.5　铜双大马士革工艺制备RDL73

3.6　异构集成中的双面转接板75

3.6.1　结构75

3.6.2　热分析—边界条件76

3.6.3　热分析—TSV等效模型77

3.6.4　热分析—焊凸点/下填料等效模型77

3.6.5　热分析—结果77

3.6.6　热机械分析—边界条件79

3.6.7　热机械分析—材料特性80

3.6.8　热机械分析—结果81

3.6.9　TSV加工83

3.6.10　带有正面RDL的转接板加工86

3.6.11　带有正面RDL铜填充转接板的TSV露头86

3.6.12　带有背面RDL的转接板加工88

3.6.13　转接板的无源电学表征89

3.6.14　最终组装90

3.7　总结和建议93

参考文献94

第4章　硅基板（桥）上的异构集成96

4.1　引言96

4.2　无TSV转接板技术：英特尔的EMIB技术96

4.3　EMIB的制造98

4.3.1　利用精细RDL制造硅桥98

4.3.2　利用超精细RDL制造硅桥99

4.4　英特尔EMIB有机基板的制作100

4.5　总体组装101

4.6　IMEC桥的异构集成102

4.7　IMEC与桥的异构集成的组装工艺步骤102

4.8　用于异构集成的低成本 TSH 转接板（桥）103

4.8.1　结构103

4.8.2　电学仿真104

4.8.3　试验件106

4.8.4　带UBM/焊盘和铜柱的顶部芯片108

4.8.5　带UBM/焊盘/焊料的底部芯片110

4.8.6　桥的制备110

4.8.7　总装111

4.8.8　可靠性评估—冲击（坠落）试验及结果115

4.8.9　可靠性评估—热循环试验及结果116

4.9　总结和建议117

参考文献117

第5章　异构集成的扇出晶圆级/板级封装119

5.1　引言119

5.2　FOW/PLP的形式122

5.3　芯片先置（芯片面朝下） 122

5.3.1　芯片先置（芯片面朝下） 工艺122

5.3.2　带有晶圆载板的芯片先置（芯片面朝下） 124

5.3.3　带有面板载体的芯片先置（芯片面朝下） 127

5.3.4　芯片先置（芯片面朝下）封装组件的热循环试验129

5.3.5　芯片先置（芯片面朝下）FOW/PLP的应用132

5.4　芯片先置（芯片面朝上）133

5.4.1　芯片先置（芯片面朝上）工艺133

5.4.2　芯片先置（芯片面朝上）封装的热循环试验137

5.4.3　芯片先置（芯片面朝上）封装的热性能138

5.4.4　芯片先置（芯片面朝上）FOW/PLP的应用139

5.5　芯片后置或RDL先置140

5.5.1　芯片后置或RDL先置的原因140

5.5.2　芯片后置或RDL先置工艺140

5.5.3　芯片后置或RDL先置FOW/PLP的应用142

5.6　RDL制造143

5.6.1　有机RDL（聚合物和ECD铜+刻蚀）143

5.6.2　无机RDL（PECVD和镶嵌铜+CMP）144

5.6.3　混合RDL（先无机RDL，后有机RDL）146

5.6.4　纯PCB技术的RDL（ABF/SAP/LDI和镀铜+刻蚀）146

5.7　翘曲148

5.7.1　FOW/PLP中的各种翘曲148

5.7.2　允许的翘曲148

5.7.3　翘曲的测量与模拟149

5.8　临时晶圆与面板载体150

5.9　异构集成的FOW/PLP机会151

5.10　总结和建议155

参考文献156

第6章　基于扇出型RDL基板的异构集成165

6.1　引言165

6.2　星科金朋公司的FOFC-eWLB技术165

6.3　日月光半导体公司的FOCoS技术166

6.3.1　关键工艺步骤166

6.3.2　FOCoS的可靠性167

6.4　联发科公司通过FOWLP技术实现的RDL169

6.5　台积电公司的InFO_oS技术171

6.6　三星公司的无硅RDL转接板技术171

6.6.1　关键工艺步骤172

6.6.2　无硅RDL转接板的可靠性172

6.7　总结和建议173

参考文献174

第7章　PoP异构集成176

7.1　引言176

7.2　引线键合PoP176

7.3　倒装PoP177

7.4　引线键合与倒装混合PoP封装177

7.5　iPhone 5S中的PoP177

7.6　安靠科技/高通/新科公司的PoP179

7.7　苹果公司的焊点倒装PoP封装181

7.8　星科金朋公司的处理器PoP封装181

7.9　英飞凌公司的eWLB上3D eWLB封装182

7.10台积电/苹果公司的处理器PoP封装183

7.10.1　台积电/苹果公司的A10处理器PoP封装183

7.10.2　台积电/苹果公司的A11处理器PoP封装184

7.10.3　台积电/苹果公司的A12处理器PoP封装185

7.11　三星智能手表PoP封装186

7.12　总结和建议188

参考文献188

第8章　内存堆叠的异构集成190

8.1　引言190

8.2　铜低k芯片上堆叠裸片（存储器）的引线键合195

8.2.1　测试装置195

8.2.2　铜低k焊盘处的应力196

8.2.3　组装和处理199

8.2.4　切割方法的测评199

8.2.5　芯片贴装工艺200

8.2.6　引线键合工艺202

8.2.7　成型工艺205

8.2.8　可靠性测试和结果205

8.2.9　总结和建议208

8.3　存储芯片和逻辑芯片的低温键合208

8.3.1　低温键合的工作过程208

8.3.2　低温SiO2/Ti/Au/Sn/In/Au到SiO2/Ti/Au键合209

8.3.3　焊料设计209

8.3.4　试验件209

8.3.5　采用InSnAu低温键合的3D集成电路芯片堆叠211

8.3.6　InSnAu IMC的SEM、TEM、XDR 和 DSC213

8.3.7　InSnAu IMC的杨氏模量和硬度214

8.3.8　InSnAu IMC的3次回流214

8.3.9　InSnAu IMC的剪切强度215

8.3.10　InSnAu IMC的电阻216

8.3.11　InSnAu IMC不稳定分析216

8.3.12　总结和建议217

参考文献218

第9章　芯片到芯片堆叠的异构集成221

9.1　引言221

9.2　带有TSV的芯片到芯片的异构集成222

9.2.1　底层芯片的TSV和UBM焊盘设计222

9.2.2　顶层芯片的焊料微凸点设计223

9.2.3　TSV制造223

9.2.4　底层芯片ENIG UBM焊盘的制造224

9.2.5　顶层芯片铜柱和锡焊帽的制造225

9.2.6　TSV的DRIE225

9.2.7　侧壁的钝化228

9.2.8　自下而上的电镀229

9.2.9　ENIG电镀结果231

9.2.10　铜锡合金焊凸点的制造结果232

9.2.11　组装结果233

9.2.12　总结和建议234

9.3　无TSV的芯片到芯片异构集成235

9.3.1　试验件与制造方法235

9.3.2　试验件的制造237

9.3.3　芯片到晶圆的组装方法239

9.3.4　凸点高度平面度240

9.3.5　对齐精度241

9.3.6　芯片到晶圆的实验设计（DoE）242

9.3.7　可靠性试验与结果244

9.3.8　3D IC封装与SnAg互连245

9.3.9　总结和建议247

参考文献247

第10章　CIS、LED、MEMS和VCSEL的异构集成249

10.1　引言249

10.2　CIS异构集成249

10.2.1　前照式CIS和背照式CIS249

10.2.2　3D CIS和IC混合集成251

10.2.3　3D IC和CIS异构集成254

10.2.4　总结和建议258

10.3　LED异构集成258

10.3.1　采用带空腔和铜填充TSV的硅基板LED封装258

10.3.2　基于TSV的LED晶圆级封装262

10.3.3　总结和建议267

10.4　MEMS异构集成268

10.4.1　基于TSV的RF MEMS器件晶圆级封装268

10.4.2　基于FBAR振荡器的晶圆级封装272

10.4.3　基于焊料的3D MEMS封装低温键合275

10.4.4　总结和建议282

10.5　VCSEL和PD的异构集成283

10.5.1　嵌入式板级光互连283

10.5.2　嵌入OECB的3D异构集成293

10.5.3　总结和建议301

参考文献302

第11章　异构集成的发展趋势305

11.1　引言305

11.2　异构集成的发展趋势305

11.2.1　有机基板上的异构集成305

11.2.2　非有机基板上的异构集成306

11.2.3　各种异构集成的应用307

11.2.4　各种异构集成的应用范围 307

11.2.5　总结和建议307

参考文献309