书名：芯片设计——CMOS模拟集成电路版图设计与验证：基于Cadence IC 6.1.7 第3版
定价：99.0
ISBN：9787111778851
作者：陈铖颖 陈黎明 蒋见花 王兴华
版次：3
出版时间：2025-06

内容提要：

本书聚焦CMOS模拟集成电路版图设计领域，从版图的基本概念、设计方法和EDA工具入手，

循序渐进地介绍了CMOS模拟集成电路版图规划、布局、设计到流片的全流程；

详尽地介绍了目前主流使用的模拟集成电路版图设计和验证工具——

Cadence IC 6.1.7与Siemens EDA Calibre Design Solutions(Calibre)；也介绍了Calibre DRC、

LVS规则的基本语法，同时展示了运算放大器、带隙基准源、低压差线性稳压器、

模—数转换器等典型模拟集成电路版图的设计实例；并结合实例对LVS验证中的典型案例进行了归纳和总结；

最后对集成电路设计使用的工艺设计工具包内容及参数化单元建立方法进行了讨论。

本书通过结合基础、工具和设计实践，由浅入深，使读者深刻了解CMOS模拟集成电路版图设计和验证的规则、

流程和基本方法，对于高校集成电路学院进行CMOS模拟集成电路学习的本科生

、研究生，以及本领域工程师，都会起到有益的帮助。

目录：

第3版前言

第2版前言

第1版前言

第1章先进集成电路器件1

1.1概述1

1.2平面全耗尽绝缘衬底上硅(FD-SOI ）MOSFET3

1.2.1采用薄氧化埋层的原因4

1.2.2超薄体中的二维效应6

1.3FinFET9

1.3.1三栅以及双栅FinFET10

1.3.2实际中的结构选择16

1.4碳基晶体管16

1.4.1碳纳米管17

1.4.2碳纳米管场效应晶体管18

1.5版图相关效应22

1.5.1阱邻近效应22

1.5.2浅槽隔离应力效应23

1.6基于gm/ID的设计方法28

1.6.1模拟集成电路的层次化设计29

1.6.2gm/ID设计方法所处的地位29

1.6.3gm/ID设计方法的优势30

1.6.4基于Vov的设计方法31

1.6.5gm/ID设计方法详述34

1.6.6基于gm/ID的设计实例36

第2章CMOS模拟集成电路版图基础38

2.1CMOS模拟集成电路设计流程38

2.2CMOS模拟集成电路版图定义40

2.3CMOS模拟集成电路版图设计流程41

2.3.1版图规划42

2.3.2版图设计实现43

2.3.3版图验证44

2.3.4版图完成45

2.4版图设计通用规则45

2.5版图布局47

2.5.1对称约束下的晶体管级布局47

2.5.2版图约束下的层次化布局49

2.6版图布线52

2.7CMOS模拟集成电路版图匹配设计55

2.7.1CMOS工艺失配机理55

2.7.2元器件版图匹配设计规则57

第3章Cadence Virtuoso  6.1.7 版图设计工具59

3.1Cadence Virtuoso 6.1.7 界面介绍59

3.1.1Cadence Virtuoso 6.1.7 CIW界面介绍60

3.1.2Cadence Virtuoso 6.1.7 Library Manager界面介绍64

3.1.3Cadence Virtuoso 6.1.7 Library Path Editor操作介绍76

3.1.4Cadence Virtuoso 6.1.7 Layout Editor界面介绍82

3.2Virtuoso基本操作103

3.2.1创建圆形103

3.2.2创建矩形104

3.2.3创建路径105

3.2.4创建标识名105

3.2.5调用器件和阵列106

3.2.6创建接触孔和通孔107

3.2.7创建环形图形108

3.2.8移动命令109

3.2.9复制命令109

3.2.10拉伸命令110

3.2.11删除命令111

3.2.12合并命令111

3.2.13改变层次关系命令112

3.2.14切割命令113

3.2.15旋转命令114

3.2.16属性命令114

3.2.17分离命令115

3.2.18改变形状命令116

3.2.19版图层扩缩命令117

第4章Siemens EDA Calibre版图验证工具118

4.1Siemens EDA Calibre版图验证工具简介118

4.2Siemens EDA Calibre版图验证工具调用118

4.2.1采用内嵌在Cadence Virtuoso Layout Editor的工具启动118

4.2.2采用Calibre图形界面启动120

4.2.3采用Calibre查看器启动121

4.3Siemens EDA Calibre DRC验证122

4.3.1Calibre DRC验证简介122

4.3.2Calibre Interactive nmDRC 界面介绍124

4.3.3Calibre nmDRC验证流程举例129

4.4Siemens EDA Calibre nmLVS验证137

4.4.1Calibre nmLVS验证简介137

4.4.2Calibre nmLVS界面介绍137

4.4.3Calibre LVS验证流程举例146

4.5Siemens EDA Calibre寄生参数提取(PEX)153

4.5.1Calibre PEX验证简介153

4.5.2Calibre PEX界面介绍154

4.5.3Calibre PEX流程举例161

第5章Calibre验证文件168

5.1基本概念168

5.2DRC基础174

5.3尺寸规则检查184

5.4基于多边形的规则检查196

5.5基于边沿和错误的规则检查213

5.6LVS基础218

5.7建立连接关系221

5.8器件检查229

第6章CMOS模拟集成电路版图设计与验证流程232

6.1设计环境准备232

6.2单级跨导放大器电路的建立和前仿真235

6.3跨导放大器版图设计242

6.4跨导放大器版图验证与参数提取247

6.5跨导放大器电路后仿真259

6.6输入输出单元环设计265

6.7主体电路版图与输入输出单元环的连接270

6.8导出GDSII文件274

第7章运算放大器的版图设计278

7.1运算放大器基础278

7.2运算放大器的基本特性和分类279

7.2.1运算放大器的基本特性279

7.2.2运算放大器的性能参数280

7.2.3运算放大器的分类283

7.3单级折叠共源共栅运算放大器的版图设计287

7.4两级全差分密勒补偿运算放大器的版图设计291

7.5电容—电压转换电路版图设计295

第8章带隙基准源与低压差线性稳压器的版图设计301

8.1带隙基准源的版图设计301

8.1.1带隙基准源基本原理301

8.1.2带隙基准源版图设计实例306

8.2低压差线性稳压器的版图设计310

8.2.1低压差线性稳压器的基本原理310

8.2.2低压差线性稳压器版图设计实例312

第9章模—数转换器版图设计316

9.1性能参数316

9.1.1静态参数316

9.1.2动态特性318

9.1.3功耗指标320

9.1.4抖动320

9.2模—数转换器的结构及版图设计321

9.2.1快闪型模—数转换器（Flash ADC）321

9.2.2快闪型模—数转换器版图设计324

9.2.3流水线模—数转换器(Pipelined ADC)基础329

9.2.4流水线模—数转换器版图设计336

9.2.5逐次逼近模—数转换器（Successive Approximation ADC ）337

9.2.6逐次逼近模—数转换器版图设计342

9.2.7Sigma-delta模—数转换器344

9.2.8Sigma-delta调制器版图设计358

9.2.9两步式单斜率模—数转换器360

9.2.10两步式单斜率模—数转换器版图设计390

9.3混合信号集成电路版图设计396

第10章标准输入输出单元库版图设计399

10.1标准输入输出单元库概述399

10.1.1标准输入输出单元库基本性能参数399

10.1.2标准输入输出单元库分类400

10.2输入输出单元库基本电路结构401

10.2.1数字双向模块基本电路结构402

10.2.2模拟输入输出模块基本电路结构406

10.2.3电源与地模块基本电路结构406

10.2.4切断单元与连接单元407

10.3输入输出单元库版图设计408

10.3.1数字输入输出单元版图设计408

10.3.2模拟输入输出单元的制作416

10.3.3焊盘（PAD）的制作418

第11章Calibre LVS常见错误解析421

11.1LVS错误对话框（RVE对话框）421

11.2误连接427

11.3短路428

11.4断路429

11.5违反工艺原理429

11.6漏标432

11.7元件参数错误433

第12章工艺设计工具包（PDK）434

12.1PDK概述434

12.2输入输出单元库436

12.3模拟PDK文件包439

12.4逻辑PDK文件包441

12.5工艺设计工具包开发简述441

参考文献443