《NAND闪存技术》讨论了基本和先进的NAND闪存技术，包括NAND闪存的原理、存储单元技术、多比特位单元技术、存储单元的微缩挑战、可靠性和作为未来技术的3D单元。第1章描述了NAND闪存的背景和早期历史。第2章描述了器件的基本结构和操作。接下来，第3章讨论了以微缩为重点的存储单元技术，并且第4章介绍了多电平存储单元的先进操作。第5章讨论了微缩的物理限制。第6章描述了NAND闪存的可靠性。第7章研究了3D NAND闪存单元，并讨论了结构、工艺、操作、可扩展性和性能方面的优缺点。第8章讨论了3D NAND闪存面临的挑战。最后，第9章总结并描述了未来NAND闪存的技术和市场前景。

    《NAND闪存技术》适合从事NAND闪存或SSD（固态硬盘）和闪存系统开发的工程师、研究人员和设计人员阅读，也可供高等院校集成电路、微电子、电子技术等专业的师生参考。

译者序

原书序

原书前言

致谢

作者简介

第1章　引言1

1.1　背景1

1.2　概述6

参考文献8

第2章　NAND闪存原理14

2.1　NAND闪存器件与结构14

2.1.1　NAND闪存单元结构14

2.1.2　外围器件16

2.2　单元操作17

2.2.1　读操作17

2.2.2　编程和擦除操作18

2.2.3　编程和擦除的动力学过程23

2.2.4　编程升压操作26

2.3　多电平单元（MLC）28

2.3.1　单元阈值电压设置28

参考文献29

第3章　NAND闪存器件31

3.1　引言31

3.2　LOCOS单元33

3.2.1　常规LOCOS单元33

3.2.2　先进LOCOS单元34

3.2.3　隔离技术35

3.2.4　可靠性38

3.3　带浮栅翼的自对准STI单元40

3.3.1　自对准STI单元结构40

3.3.2　制备工艺流程40

3.3.3　带浮栅翼的自对准STI单元的特性44

3.3.4　外围器件特性47

3.4　无浮栅翼的自对准STI单元49

3.4.1　自对准STI单元结构49

3.4.2　制备工艺流程51

3.4.3　STI技术52

3.4.4　自对准STI单元的特性53

3.5　平面浮栅单元55

3.5.1　结构优势55

3.5.2　电学特性56

3.6　侧壁传输晶体管（SWATT）单元58

3.6.1　SWATT单元概念58

3.6.2　制备工艺60

3.6.3　电学特性62

3.7　NAND闪存的先进技术65

3.7.1　虚拟字线65

3.7.2　p型浮栅69

参考文献75

第4章　多电平单元的先进操作79

4.1　引言79

4.2　紧凑Vth分布宽度的编程操作79

4.2.1　单元Vth设置79

4.2.2　增量步进脉冲编程（ISPP）81

4.2.3　逐位验证操作83

4.2.4　两步验证方案84

4.2.5　页编程中的伪通过方案86

4.3　页编程序列88

4.3.1　原始页编程方案88

4.3.2　新的页编程方案（一）90

4.3.3　新的页编程方案（二）92

4.3.4　全位线（ABL）架构93

4.4　TLC（3比特位/单元）95

4.5　QLC（4比特位/单元）99

4.6　三电平（1.5比特位/单元）NAND闪存101

4.7　移动读算法103

参考文献104

第5章　NAND闪存单元微缩面临的挑战109

5.1　引言109

5.2　读窗口裕度（RWM）110

5.2.1　RWM的假设条件110

5.2.2　编程态Vth分布宽度114

5.2.3　Vth窗口116

5.2.4　RWM118

5.2.5　RWM中Vth设置的依赖性118

5.3　浮栅电容耦合干扰119

5.3.1　浮栅电容耦合干扰模型120

5.3.2　沟道直接耦合122

5.3.3　源漏耦合124

5.3.4　空气隙和低k材料126

5.4　编程电子注入展宽（EIS）129

5.4.1　编程EIS理论129

5.4.2　浮栅低掺杂效应133

5.5　随机电报信号噪声（RTN）136

5.5.1　闪存单元中的RTN136

5.5.2　RTN的微缩趋势139

5.6　单元结构挑战143

5.7　高场限制144

5.8　少电子现象147

5.9　光刻工艺限制149

5.10　变化性效应151

5.11　微缩对数据保持的影响153

5.12　小结155

参考文献156

第6章　NAND闪存的可靠性163

6.1　引言163

6.2　编程/擦除循环耐久和数据保持165

6.2.1　编程/擦除方案165

6.2.2　编程/擦除循环耐久167

6.2.3　数据保持特性169

6.3　编程/擦除循环耐久和数据保持的特性分析175

6.3.1　编程/擦除循环退化175

6.3.2　应力诱导漏电流（SILC）180

6.3.3　NAND闪存产品中的数据保持183

6.3.4　分散式循环测试185

6.4　读干扰187

6.4.1　编程/擦除方案的依赖性187

6.4.2　脱阱和SILC191

6.4.3　NAND闪存产品中的读干扰194

6.4.4　读干扰中的热载流子注入机制196

6.5　编程干扰198

6.5.1　自升压模型198

6.5.2　热载流子注入机制202

6.5.3　沟道耦合206

6.6　不稳定的过度编程208

6.7　阈值电压的负向偏移现象211

6.7.1　背景和实验211

6.7.2　阈值电压负向偏移212

6.7.3　编程速度和受害单元的阈值电压依赖性213

6.7.4　编程条件下的载流子分离217

6.7.5　模型219

6.8　小结220

参考文献222

第7章　3D NAND闪存单元229

7.1　背景229

7.2　BiCS/P-BiCS231

7.2.1　BiCS的概念231

7.2.2　BiCS制备工艺流程233

7.2.3　电学特性234

7.2.4　管形BiCS239

7.3　TCAT/V-NAND243

7.3.1　TCAT结构和制备工艺流程243

7.3.2　电学特性246

7.3.3　128Gbit MLC NAND闪存247

7.3.4　128Gbit TLC V-NAND闪存249

7.4　SMArT251

7.4.1　SMArT结构的先进性251

7.4.2　电学特性253

7.5　VG-NAND254

7.5.1　VG-NAND的结构和制备工艺流程254

7.5.2　电学特性256

7.6　DC-SF单元259

7.6.1　电荷陷阱型3D单元的问题259

7.6.2　DC-SF NAND闪存单元259

7.6.3　结果和讨论264

7.6.4　微缩能力266

7.7　先进DC-SF单元267

7.7.1　DC-SF单元上的改进267

7.7.2　MCGL工艺268

7.7.3　新的读方案268

7.7.4　新的编程方案274

7.7.5　可靠性276

参考文献277

第8章　3D NAND闪存面临的挑战282

8.1　引言282

8.2　3D NAND单元的比较283

8.3　数据保持286

8.3.1　快速初始电荷损失286

8.3.2　温度依赖性288

8.4　编程干扰289

8.4.1　新的编程干扰模式289

8.4.2　编程干扰的分析290

8.5　字线RC延迟295

8.6　单元电路波动297

8.6.1　传导机理297

8.6.2　VG依赖性301

8.6.3　RTN303

8.6.4　“通心粉”沟道的背端陷阱305

8.6.5　激光热退火309

8.7　堆叠单元数量310

8.8　阵列下外围电路312

8.9　功耗314

8.10　3D NAND闪存未来的发展趋势315

参考文献317

第9章　总结321

9.1　讨论与结论321

9.2　展望323

参考文献324

附录　术语中英文对照表327