商品详情
书名：CMOS芯片结构与制造技术
定价：158.0
ISBN：9787121425004
作者：无
版次：第1版
出版时间：2021-12
内容提要：
本书从CMOS芯片结构技术出发，系统地介绍了微米﹑亚微米﹑深亚微米及纳米CMOS制造技术，内容包括单阱 CMOS﹑双阱CMOS﹑LV/HV 兼容 CMOS﹑BiCMOS﹑LV/HV兼容BiCMOS，以及LV/HV兼容BCD制造技术。全书各章都采用由CMOS芯片主要元器件﹑制造技术及主要参数所组成的综合表，从芯片结构出发，利用计算机和它所提供的软件，描绘出芯片制造的各工序剖面结构，从而得到制程剖面结构。书中给出了100种典型CMOS芯片结构，介绍了各种典型制造技术，并描绘出50种制程剖面结构。深入地了解芯片制程剖面结构，对于电路设计﹑芯片制造﹑良率提升﹑产品质量提高及电路失效分析等都是十分重要的。本书技术含量高，非常实用，可作为芯片设计﹑制造﹑测试及可靠性等方面工程技术人员的重要参考资料，也可作为微电子专业高年级本科生的重要参考书，还可供信息领域其他专业的学生和相关科研人员﹑工程技术人员参考。
作者简介：
潘桂忠，男，工作期间主要从事集成电路设计，工艺技术，芯片结构，电路研制以及生产等领域工作，退休后受聘于各单位(北电或新茂半导体公司，清华大学微电子所，华大ＩＣ设计中心在沪分公司，复华公司以及上海五官科医院等)任高级技术顾问。曾在国内不同刊物上发表论文50余篇，曾编著《MOS集成电路结构与制造技术》《MOS集成电路工艺与制造技术》等书。
目录：
第1章 LSI/VLSI制造基本技术 1
1.1 基础工艺技术 1
1.1.1 基础工艺技术 1
1.1.2 工艺制程 3
1.1.3 工艺一体化 4
1.2 器件隔离技术 4
1.2.1 LOCOS隔离 4
1.2.2 浅槽隔离 6
1.2.3 PN结隔离 7
1.3 衬底与阱技术 8
1.3.1 CMOS工艺与阱的形成 8
1.3.2 可靠性与阱技术 10
1.3.3 外延与SOI衬底 10
1.4 栅与源﹑漏结的形成技术 11
1.4.1 栅工艺 11
1.4.2 源﹑漏结构的形成 12
1.4.3 漏极技术 13
1.5 接触的形成与多层布线技术 13
1.5.1 接触的形成 14
1.5.2 金属化系统 14
1.5.3 多层布线工艺与平坦化技术 14
1.6 BiCMOS技术 15
1.7 LV/HV兼容技术 16
1.7.1 LV/HV兼容CMOS 16
1.7.2 LV/HV兼容BiCMOS 17
1.7.3 LV/HV兼容BCD 18
1.8 MOS集成电路工艺设计 19
1.8.1 硅衬底参数设计 20
1.8.2 栅介质材料 20
1.8.3 栅电极材料 21
1.8.4 阈值电压设计 21
1.8.5 工艺参数设计 22
1.9 MOS集成电路设计与制造技术关系 24
1.9.1 芯片结构及其参数 25
1.9.2 芯片结构技术 25
1.9.3 芯片制造 26
第2章 单阱CMOS芯片与制程剖面结构 28
2.1 P-Well CMOS（A） 28
2.1.1 芯片平面/剖面结构 29
2.1.2 工艺技术 32
2.1.3 工艺制程 32
2.2 P-Well CMOS（B） 34
2.2.1 芯片剖面结构 34
2.2.2 工艺技术 35
2.2.3 工艺制程 38
2.3 P-Well CMOS（C） 39
2.3.1 芯片剖面结构 40
2.3.2 工艺技术 40
2.3.3 工艺制程 43
2.4 HV P-Well CMOS 45
2.4.1 芯片剖面结构 46
2.4.2 工艺技术 46
2.4.3 工艺制程 49
2.5 N-Well CMOS（A） 51
2.5.1 芯片平面/剖面结构 52
2.5.2 工艺技术 55
2.5.3 工艺制程 55
2.6 N-Well CMOS（B） 57
2.6.1 芯片剖面结构 57
2.6.2 工艺技术 58
2.6.3 工艺制程 61
2.7 N-Well CMOS（C） 62
2.7.1 芯片剖面结构 63
2.7.2 工艺技术 63
2.7.3 工艺制程 66
2.8 HV N-Well CMOS 67
2.8.1 芯片剖面结构 68
2.8.2 工艺技术 69
2.8.3 工艺制程 71
第3章 双阱CMOS芯片与制程剖面结构 73
3.1 亚微米CMOS（A） 74
3.1.1 芯片平面/剖面结构 75
3.1.2 工艺技术 79
3.1.3 工艺制程 80
3.2 亚微米CMOS（B） 81
3-2-1 芯片剖面结构 82
3.2.2 工艺技术 82
3.2.3 工艺制程 85
3.3 亚微米CMOS（C） 87
3.3.1 芯片剖面结构 87
3.3.2 工艺技术 88
3.3.3 工艺制程 91
3.4 深亚微米CMOS（A） 93
3.4.1 芯片剖面结构 94
3.4.2 工艺技术 94
3.4.3 工艺制程 97
3.5 深亚微米CMOS（B） 99
3.5.1 芯片剖面结构 99
3.5.2 工艺技术 100
3.5.3 工艺制程 103
3.6 深亚微米CMOS（C） 105
3.6.1 芯片剖面结构 106
3.6.2 工艺技术 106
3.6.3 工艺制程 111
3.7 纳米CMOS（A） 112
3.7.1 芯片剖面结构 113
3.7.2 工艺技术 114
3.7.3 工艺制程 115
3.8 纳米CMOS（B） 118
3.8.1 芯片剖面结构 119
3.8.2 工艺技术 120
3.8.3 工艺制程 122
3.9 纳米CMOS（C） 124
3.9.1 芯片剖面结构 125
3.9.2 工艺技术 125
3.9.3 工艺制程 129
3.10 纳米CMOS（D） 130
3.10.1 芯片剖面结构 131
3.10.2 工艺技术 132
3.10.3 工艺制程 137
第4章 LV/HV兼容CMOS芯片与制程剖面结构 139
4.1 LV/HV P-Well CMOS（A） 140
4.1.1 芯片平面/剖面结构 140
4.1.2 工艺技术 141
4.1.3 工艺制程 145
4.2 LV/HV P-Well CMOS（B） 147
4.2.1 芯片剖面结构 148
4.2.2 工艺技术 148
4.2.3 工艺制程 151
4.3 LV/HV P-Well CMOS（C） 152
4.3.1 芯片剖面结构 153
4.3.2 工艺技术 154
4.3.3 工艺制程 157
4.4 LV/HV N-Well CMOS（A） 158
4.4.1 芯片剖面结构 159
4.4.2 工艺技术 160
4.4.3 工艺制程 163
4.5 LV/HV N-Well CMOS（B） 164
4.5.1 芯片剖面结构 165
4.5.2 工艺技术 166
4.5.3 工艺制程 168
4.6 LV/HV N-Well CMOS（C） 170
4.6.1 芯片剖面结构 171
4.6.2 工艺技术 171
4.6.3 工艺制程 174
4.7 LV/HV Twin-Well CMOS（A） 176
4.7.1 芯片剖面结构 177
4.7.2 工艺技术 177
4.7.3 工艺制程 181
4.8 LV/HV Twin-Well CMOS（B） 182
4.8.1 芯片剖面结构 183
4.8.2 工艺技术 184
4.8.3 工艺制程 187
第5章 BiCMOS芯片与制程剖面结构 189
5.1 P-Well BiCMOS[C] 190
5.1.1 芯片平面/剖面结构 191
5.1.2 工艺技术 195
5.1.3 工艺制程 196
5.2 P-Well BiCMOS[B]-（A） 197
5.2.1 芯片剖面结构 198
5.2.2 工艺技术 199
5.2.3 工艺制程 202
5.3 P-Well BiCMOS[B]-（B） 203
5.3.1 芯片剖面结构 204
5.3.2 工艺技术 205
5.3.3 工艺制程 208
5.4 N-Well BiCMOS[C] 210
5.4.1 芯片剖面结构 210
5.4.2 工艺技术 211
5.4.3 工艺制程 213
5.5 N-Well BiCMOS[B]-（A） 215
5.5.1 芯片剖面结构 216
5.5.2 工艺技术 216
5.5.3 工艺制程 220
5.6 N-Well BiCMOS[B]-（B） 222
5.6.1 芯片剖面结构 222
5.6.2 工艺技术 223
5.6.3 工艺制程 227
5.7 Twin-Well BiCMOS[B]-（A） 229
5.7.1 芯片剖面结构 230
5.7.2 工艺技术 230
5.7.3 工艺制程 234
5.8 Twin-Well BiCMOS[B]-（B） 236
5.8.1 芯片剖面结构 237
5.8.2 工艺技术 237
5.8.3 工艺制程 241
第6章 LV/HV兼容BiCMOS芯片与制程剖面结构 244
6.1 LV/HV P-Well BiCMOS[C] 244
6.1.1 芯片平面/剖面结构 245
6.1.2 工艺技术 245
6.1.3 工艺制程 250
6.2 LV/HV P-Well BiCMOS[B]-（A） 251
6.2.1 芯片剖面结构 252
6.2.2 工艺技术 252
6.2.3 工艺制程 256
6.3 LV/HV P-Well BiCMOS[B]-（B） 258
6.3.1 芯片剖面结构 259
6.3.2 工艺技术 259
6.3.3 工艺制程 263
6.4 LV/HV N-Well BiCMOS[C] 264
6.4.1 芯片剖面结构 265
6.4.2 工艺技术 266
6.4.3 工艺制程 269
6.5 LV/HV N-Well BiCMOS[B]-（A） 270
6.5.1 芯片剖面结构 271
6.5.2 工艺技术 272
6.5.3 工艺制程 275
6.6 LV/HV N-Well BiCMOS[B]-（B） 277
6.6.1 芯片剖面结构 278
6.6.2 工艺技术 278
6.6.3 工艺制程 282
6.7 LV/HV Twin-Well BiCMOS[C] 283
6.7.1 芯片剖面结构 284
6.7.2 工艺技术 285
6.7.3 工艺制程 288
6.8 LV/HV Twin-Well BiCMOS[B] 290
6.8.1 芯片剖面结构 291
6.8.2 工艺技术 291
6.8.3 工艺制程 294
第7章 LV/HV兼容BCD芯片与制程剖面结构 296
7.1 LV/HV P-Well BCD[C] 297
7.1.1 芯片平面/剖面结构 298
7.1.2 工艺技术 298
7.1.3 工艺制程 302
7.2 LV/HV P-Well BCD[B]-（A） 304
7.2.1 芯片剖面结构 305
7.2.2 工艺技术 305
7.2.3 工艺制程 309
7.3 LV/HV P-Well BCD[B]-（B） 310
7.3.1 芯片剖面结构 311
7.3.2 工艺技术 311
7.3.3 工艺制程 315
7.4 LV/HV N-Well BCD[C] 317
7.4.1 芯片剖面结构 318
7.4.2 工艺技术 318
7.4.3 工艺制程 321
7.5 LV/HV N-Well BCD[B]-（A） 323
7.5.1 芯片剖面结构 323
7.5.2 工艺技术 324
7.5.3 工艺制程 327
7.6 LV/HV N-Well BCD[B]-（B） 329
7.6.1 芯片剖面结构 330
7.6.2 工艺技术 331
7.6.3 工艺制程 334
7.7 LV/HV N-Well BCD[B]-（C） 336
7.7.1 芯片剖面结构 337
7.7.2 工艺技术 337
7.7.3 工艺制程 341
7.8 LV/HV Twin-Well BCD[C] 342
7.8.1 芯片剖面结构 343
7.8.2 工艺技术 344
7.8.3 工艺制程 347
7.9 LV/HV Twin-Well BCD[B]-（A） 348
7.9.1 芯片剖面结构 349
7.9.2 工艺技术 350
7.9.3 工艺制程 353
7.10 LV/HV Twin-Well BCD[B]-（B） 355
7.10.1 芯片剖面结构 356
7.10.2 工艺技术 356
7.10.3 工艺制程 360
附录A 术语缩写对照 363
附录B 简要说明 367
参考文献 369
定价：158.0
ISBN：9787121425004
作者：无
版次：第1版
出版时间：2021-12
内容提要：
本书从CMOS芯片结构技术出发，系统地介绍了微米﹑亚微米﹑深亚微米及纳米CMOS制造技术，内容包括单阱 CMOS﹑双阱CMOS﹑LV/HV 兼容 CMOS﹑BiCMOS﹑LV/HV兼容BiCMOS，以及LV/HV兼容BCD制造技术。全书各章都采用由CMOS芯片主要元器件﹑制造技术及主要参数所组成的综合表，从芯片结构出发，利用计算机和它所提供的软件，描绘出芯片制造的各工序剖面结构，从而得到制程剖面结构。书中给出了100种典型CMOS芯片结构，介绍了各种典型制造技术，并描绘出50种制程剖面结构。深入地了解芯片制程剖面结构，对于电路设计﹑芯片制造﹑良率提升﹑产品质量提高及电路失效分析等都是十分重要的。本书技术含量高，非常实用，可作为芯片设计﹑制造﹑测试及可靠性等方面工程技术人员的重要参考资料，也可作为微电子专业高年级本科生的重要参考书，还可供信息领域其他专业的学生和相关科研人员﹑工程技术人员参考。
作者简介：
潘桂忠，男，工作期间主要从事集成电路设计，工艺技术，芯片结构，电路研制以及生产等领域工作，退休后受聘于各单位(北电或新茂半导体公司，清华大学微电子所，华大ＩＣ设计中心在沪分公司，复华公司以及上海五官科医院等)任高级技术顾问。曾在国内不同刊物上发表论文50余篇，曾编著《MOS集成电路结构与制造技术》《MOS集成电路工艺与制造技术》等书。
目录：
第1章 LSI/VLSI制造基本技术 1
1.1 基础工艺技术 1
1.1.1 基础工艺技术 1
1.1.2 工艺制程 3
1.1.3 工艺一体化 4
1.2 器件隔离技术 4
1.2.1 LOCOS隔离 4
1.2.2 浅槽隔离 6
1.2.3 PN结隔离 7
1.3 衬底与阱技术 8
1.3.1 CMOS工艺与阱的形成 8
1.3.2 可靠性与阱技术 10
1.3.3 外延与SOI衬底 10
1.4 栅与源﹑漏结的形成技术 11
1.4.1 栅工艺 11
1.4.2 源﹑漏结构的形成 12
1.4.3 漏极技术 13
1.5 接触的形成与多层布线技术 13
1.5.1 接触的形成 14
1.5.2 金属化系统 14
1.5.3 多层布线工艺与平坦化技术 14
1.6 BiCMOS技术 15
1.7 LV/HV兼容技术 16
1.7.1 LV/HV兼容CMOS 16
1.7.2 LV/HV兼容BiCMOS 17
1.7.3 LV/HV兼容BCD 18
1.8 MOS集成电路工艺设计 19
1.8.1 硅衬底参数设计 20
1.8.2 栅介质材料 20
1.8.3 栅电极材料 21
1.8.4 阈值电压设计 21
1.8.5 工艺参数设计 22
1.9 MOS集成电路设计与制造技术关系 24
1.9.1 芯片结构及其参数 25
1.9.2 芯片结构技术 25
1.9.3 芯片制造 26
第2章 单阱CMOS芯片与制程剖面结构 28
2.1 P-Well CMOS（A） 28
2.1.1 芯片平面/剖面结构 29
2.1.2 工艺技术 32
2.1.3 工艺制程 32
2.2 P-Well CMOS（B） 34
2.2.1 芯片剖面结构 34
2.2.2 工艺技术 35
2.2.3 工艺制程 38
2.3 P-Well CMOS（C） 39
2.3.1 芯片剖面结构 40
2.3.2 工艺技术 40
2.3.3 工艺制程 43
2.4 HV P-Well CMOS 45
2.4.1 芯片剖面结构 46
2.4.2 工艺技术 46
2.4.3 工艺制程 49
2.5 N-Well CMOS（A） 51
2.5.1 芯片平面/剖面结构 52
2.5.2 工艺技术 55
2.5.3 工艺制程 55
2.6 N-Well CMOS（B） 57
2.6.1 芯片剖面结构 57
2.6.2 工艺技术 58
2.6.3 工艺制程 61
2.7 N-Well CMOS（C） 62
2.7.1 芯片剖面结构 63
2.7.2 工艺技术 63
2.7.3 工艺制程 66
2.8 HV N-Well CMOS 67
2.8.1 芯片剖面结构 68
2.8.2 工艺技术 69
2.8.3 工艺制程 71
第3章 双阱CMOS芯片与制程剖面结构 73
3.1 亚微米CMOS（A） 74
3.1.1 芯片平面/剖面结构 75
3.1.2 工艺技术 79
3.1.3 工艺制程 80
3.2 亚微米CMOS（B） 81
3-2-1 芯片剖面结构 82
3.2.2 工艺技术 82
3.2.3 工艺制程 85
3.3 亚微米CMOS（C） 87
3.3.1 芯片剖面结构 87
3.3.2 工艺技术 88
3.3.3 工艺制程 91
3.4 深亚微米CMOS（A） 93
3.4.1 芯片剖面结构 94
3.4.2 工艺技术 94
3.4.3 工艺制程 97
3.5 深亚微米CMOS（B） 99
3.5.1 芯片剖面结构 99
3.5.2 工艺技术 100
3.5.3 工艺制程 103
3.6 深亚微米CMOS（C） 105
3.6.1 芯片剖面结构 106
3.6.2 工艺技术 106
3.6.3 工艺制程 111
3.7 纳米CMOS（A） 112
3.7.1 芯片剖面结构 113
3.7.2 工艺技术 114
3.7.3 工艺制程 115
3.8 纳米CMOS（B） 118
3.8.1 芯片剖面结构 119
3.8.2 工艺技术 120
3.8.3 工艺制程 122
3.9 纳米CMOS（C） 124
3.9.1 芯片剖面结构 125
3.9.2 工艺技术 125
3.9.3 工艺制程 129
3.10 纳米CMOS（D） 130
3.10.1 芯片剖面结构 131
3.10.2 工艺技术 132
3.10.3 工艺制程 137
第4章 LV/HV兼容CMOS芯片与制程剖面结构 139
4.1 LV/HV P-Well CMOS（A） 140
4.1.1 芯片平面/剖面结构 140
4.1.2 工艺技术 141
4.1.3 工艺制程 145
4.2 LV/HV P-Well CMOS（B） 147
4.2.1 芯片剖面结构 148
4.2.2 工艺技术 148
4.2.3 工艺制程 151
4.3 LV/HV P-Well CMOS（C） 152
4.3.1 芯片剖面结构 153
4.3.2 工艺技术 154
4.3.3 工艺制程 157
4.4 LV/HV N-Well CMOS（A） 158
4.4.1 芯片剖面结构 159
4.4.2 工艺技术 160
4.4.3 工艺制程 163
4.5 LV/HV N-Well CMOS（B） 164
4.5.1 芯片剖面结构 165
4.5.2 工艺技术 166
4.5.3 工艺制程 168
4.6 LV/HV N-Well CMOS（C） 170
4.6.1 芯片剖面结构 171
4.6.2 工艺技术 171
4.6.3 工艺制程 174
4.7 LV/HV Twin-Well CMOS（A） 176
4.7.1 芯片剖面结构 177
4.7.2 工艺技术 177
4.7.3 工艺制程 181
4.8 LV/HV Twin-Well CMOS（B） 182
4.8.1 芯片剖面结构 183
4.8.2 工艺技术 184
4.8.3 工艺制程 187
第5章 BiCMOS芯片与制程剖面结构 189
5.1 P-Well BiCMOS[C] 190
5.1.1 芯片平面/剖面结构 191
5.1.2 工艺技术 195
5.1.3 工艺制程 196
5.2 P-Well BiCMOS[B]-（A） 197
5.2.1 芯片剖面结构 198
5.2.2 工艺技术 199
5.2.3 工艺制程 202
5.3 P-Well BiCMOS[B]-（B） 203
5.3.1 芯片剖面结构 204
5.3.2 工艺技术 205
5.3.3 工艺制程 208
5.4 N-Well BiCMOS[C] 210
5.4.1 芯片剖面结构 210
5.4.2 工艺技术 211
5.4.3 工艺制程 213
5.5 N-Well BiCMOS[B]-（A） 215
5.5.1 芯片剖面结构 216
5.5.2 工艺技术 216
5.5.3 工艺制程 220
5.6 N-Well BiCMOS[B]-（B） 222
5.6.1 芯片剖面结构 222
5.6.2 工艺技术 223
5.6.3 工艺制程 227
5.7 Twin-Well BiCMOS[B]-（A） 229
5.7.1 芯片剖面结构 230
5.7.2 工艺技术 230
5.7.3 工艺制程 234
5.8 Twin-Well BiCMOS[B]-（B） 236
5.8.1 芯片剖面结构 237
5.8.2 工艺技术 237
5.8.3 工艺制程 241
第6章 LV/HV兼容BiCMOS芯片与制程剖面结构 244
6.1 LV/HV P-Well BiCMOS[C] 244
6.1.1 芯片平面/剖面结构 245
6.1.2 工艺技术 245
6.1.3 工艺制程 250
6.2 LV/HV P-Well BiCMOS[B]-（A） 251
6.2.1 芯片剖面结构 252
6.2.2 工艺技术 252
6.2.3 工艺制程 256
6.3 LV/HV P-Well BiCMOS[B]-（B） 258
6.3.1 芯片剖面结构 259
6.3.2 工艺技术 259
6.3.3 工艺制程 263
6.4 LV/HV N-Well BiCMOS[C] 264
6.4.1 芯片剖面结构 265
6.4.2 工艺技术 266
6.4.3 工艺制程 269
6.5 LV/HV N-Well BiCMOS[B]-（A） 270
6.5.1 芯片剖面结构 271
6.5.2 工艺技术 272
6.5.3 工艺制程 275
6.6 LV/HV N-Well BiCMOS[B]-（B） 277
6.6.1 芯片剖面结构 278
6.6.2 工艺技术 278
6.6.3 工艺制程 282
6.7 LV/HV Twin-Well BiCMOS[C] 283
6.7.1 芯片剖面结构 284
6.7.2 工艺技术 285
6.7.3 工艺制程 288
6.8 LV/HV Twin-Well BiCMOS[B] 290
6.8.1 芯片剖面结构 291
6.8.2 工艺技术 291
6.8.3 工艺制程 294
第7章 LV/HV兼容BCD芯片与制程剖面结构 296
7.1 LV/HV P-Well BCD[C] 297
7.1.1 芯片平面/剖面结构 298
7.1.2 工艺技术 298
7.1.3 工艺制程 302
7.2 LV/HV P-Well BCD[B]-（A） 304
7.2.1 芯片剖面结构 305
7.2.2 工艺技术 305
7.2.3 工艺制程 309
7.3 LV/HV P-Well BCD[B]-（B） 310
7.3.1 芯片剖面结构 311
7.3.2 工艺技术 311
7.3.3 工艺制程 315
7.4 LV/HV N-Well BCD[C] 317
7.4.1 芯片剖面结构 318
7.4.2 工艺技术 318
7.4.3 工艺制程 321
7.5 LV/HV N-Well BCD[B]-（A） 323
7.5.1 芯片剖面结构 323
7.5.2 工艺技术 324
7.5.3 工艺制程 327
7.6 LV/HV N-Well BCD[B]-（B） 329
7.6.1 芯片剖面结构 330
7.6.2 工艺技术 331
7.6.3 工艺制程 334
7.7 LV/HV N-Well BCD[B]-（C） 336
7.7.1 芯片剖面结构 337
7.7.2 工艺技术 337
7.7.3 工艺制程 341
7.8 LV/HV Twin-Well BCD[C] 342
7.8.1 芯片剖面结构 343
7.8.2 工艺技术 344
7.8.3 工艺制程 347
7.9 LV/HV Twin-Well BCD[B]-（A） 348
7.9.1 芯片剖面结构 349
7.9.2 工艺技术 350
7.9.3 工艺制程 353
7.10 LV/HV Twin-Well BCD[B]-（B） 355
7.10.1 芯片剖面结构 356
7.10.2 工艺技术 356
7.10.3 工艺制程 360
附录A 术语缩写对照 363
附录B 简要说明 367
参考文献 369
- 电子工业出版社有限公司
- 电子工业出版社有限公司有赞官方供货商，为客户提供一流的知识产品及服务。
- 扫描二维码，访问我们的微信店铺
