随着半导体工艺持续迭代、芯片集成度不断提升，静电放电（ESD）已成为威胁集成电路可靠性与成品率的关键隐患，其对芯片造成的击穿、闩锁、性能衰减乃至较为性失效，直接影响产品良率、成本与市场竞争力，是半导体设计、制造、封装测试全流程中必须重点防控的核心问题。 本书作者Steven H.Voldman博士是ESD领域首位IEEE会士，拥有近30年IBM、台积电等很好芯片企业实战经验，手握210余项美国专利，是ESD与闩锁防护领域的公认权威，本书正是其经典著作《ESD: Design and Synthesis》的中文翻译版。本书以贴近工程实操的独特脉络，系统传授半导体芯片ESD设计的核心方法，摒弃传统讲解模式，聚焦版图布局、电源轨网络、信号引脚解决方案等关键环节，兼具前沿理念与稀缺内容。书中收录DRAM、SRAM等多类芯片的真实实例，还补充了同类书籍未涉及的电源总线结构、保护环等核心话题，实用性极强。本书适合需要学习和参考ESD相关设计的工程师，以及微电子学、集成电路设计等专业的高年级本科生和研究生阅读。 本书特点如下： 1.权威作者，业界标杆:ESD领域首位IEEE会士Steven H.Voldman博士执笔，近30年很好芯片企业实战经验，拥有210余项美国专利，是ESD与闩锁防护领域公认权威。 2.实战思路，贴合工程：首创自顶向下的ESD设计脉络，从平面布局、电源网络到保护环形成完整流程，更贴近真实设计团队工作方法，实用性远超传统教材。 3.内容稀缺，填补空白：系统讲解同类书籍未深入的电源总线结构、保护环设计与全芯片版图集成，平衡设计综合、版图工程与校验全环节。 4.海量实例，覆盖全面：收录DRAM、SRAM、微处理器、图像处理芯片、混合电压/混合信号等大量真实芯片案例，可直接借鉴用于项目落地。